Từ các quy trình CMOS phẳng sớm đến các finfet tiên tiến, các chất nền loại P tiếp tục được sử dụng rộng rãi trong thiết kế mạch tích hợp. Tại sao sản xuất mạch tích hợp thích silicon loại P?
Silicon loại P và silicon loại N là gì?
Silicon nội tại có độ dẫn điện kém. Khi các yếu tố pentavalent (như phốt pho P, asen As, antimon SB) được pha tạp vào đó, một "electron miễn phí" sẽ được tạo ra. Các electron miễn phí này có thể di chuyển tự do → tạo thành một chất bán dẫn chủ yếu là dẫn điện điện tử, được gọi là silicon loại N. Khi các nguyên tố hóa trị ba (như boron B) được pha tạp, vì các nguyên tử boron có một electron hóa trị ít hơn so với silicon → "lỗ" sẽ được hình thành trong mạng. Những lỗ hổng này có thể di chuyển tự do và trở thành nhà mạng đa số, được sử dụng để xây dựng các thiết bị NMOS.
Những lý do lịch sử và thực tế để sử dụng silicon loại P là gì?
1. Thiết bị NMOS bị chi phối trong những ngày đầu
Trong những năm 1970 và 1980, các mạch kỹ thuật số ban đầu chủ yếu sử dụng các mạch logic chỉ có NMOS. Cấu trúc NMOS nhanh và dễ thực hiện, và có thể được xây dựng trực tiếp trên chất nền loại P mà không cần một cấu trúc giếng bổ sung; Do đó: Chất nền loại P là chất nền tự nhiên hỗ trợ các thiết bị NMOS.
2. Công nghệ CMOS tiếp tục cấu trúc wafer loại p
Sau khi xuất hiện công nghệ CMOS, các NMO và PMO phải được tích hợp cùng một lúc: NMOS: vẫn được xây dựng trên chất nền loại P (tương thích với quy trình NMOS trước đó) PMOS: N-Well được xây dựng trên cơ chất loại P để phù hợp với các bước này.
3. Khả năng tương thích và kiểm soát năng suất
Sử dụng chất nền loại P giúp kiểm soát các vấn đề về chốt; Các electron, với tư cách là người mang thiểu số (trong loại P), có khoảng cách khuếch tán ngắn và dễ dàng ức chế các hiệu ứng ký sinh; Thiết kế nền tảng và cấu trúc cách ly tốt cũng được tối ưu hóa xung quanh quá trình silicon loại P.
4. Đã sửa lỗi tiềm năng cơ chất (độ lệch đơn giản hóa)
Chất nền loại P có thể được nối tiếp trực tiếp (GND) như một tiềm năng tham chiếu thống nhất; Nếu đó là chất nền loại N, chất nền phải được kết nối với VDD, sẽ đưa ra các biến động tiềm năng do thay đổi tải, gây ra các vấn đề về PMOS VT và nhiễu.
